

(11) Publication number:

62016289 A

# PATENT ABSTRACTS OF JAPAN

(21) Application number: 60157413

(51) Intl. Cl.: G11C 7/00 G11C 8/00

(22) Application date: 16.07.85

(30) Priority:

(43) Date of application 24.01.87

publication:

(84) Designated

contracting states:

(71) Applicant: NEC CORP

(72) Inventor: MIBUCHI MAKOTO

(74) Representative:

# (54) **READ ONLY MEMORY**

(57) Abstract:

PURPOSE: To unitedly input a chip selecting signal with an address signal and to decrease the number of terminals of ROM by sharing both terminals for selecting the address and the chip.

CONSTITUTION: At terminals 10W17 of a case 1 of a ROM, address signals A17A16...A1A0 are impressed ranging to timings t0Wt2, and a part A17A16 of the address signal and chip selecting signals CS1WCS3 are impressed at the timing t2. Thus, the chip selecting signal can be unitedly inputted with the address signal, and the number of the terminals can be decreased by the sharing of the terminals.

COPYRIGHT: (C)1987,JPO&Japio

-	_			_	_	
	7/16	48	AO		0:	
	AID	49	1 1	Г <u> </u>	1.7	
	CS/	410			12	1
	<b>CS2</b>	114	A3 A2		[3	}
	CS3 CS2 CS1 A17 416	A15 A14 A13 A12 A11 A10 A9 A8	Ad	_	14	
		A 13	As		15	}
		A 14	A6	, ]	16	1
		A15	A7 A6		-	)
[	22	41	to	_	1	•

Ref-5

⑲ 日本国特許庁(JP)

⑩特許出願公開

# ⑩公開特許公報(A)

昭62-16289

@Int Cl.

識別記号

**庁内整理番号** 

❸公開 昭和62年(1987) 1月24日

G 11 C 7/00 8/00 6549-5B 6549-5B

審査請求 未請求 発明の数 1 (全2頁)

図発明の名称

頣

砂出

読出し専用メモリ

②特 願 昭60-157413

**愛出 顧 昭60(1985)7月16日** 

仓発明者 三渕

人

龄 東京都港区芝5丁目33番1号 日本電気株式会社内

三 渕 誠 東 日本電気株式会社 東

東京都港区芝5丁目33番1号

20代理人 弁理士内原 晋

明 組 書

1. 発明の名称 読出し専用メモリ

### 2. 特許請求の範囲

テップ選択モードとテップ非選択モードとを有 しアドレス多重化方式を用いる観出し専用メモリ において、

アドレス信号入力増予をチップ選択信号入力増 子に共用することを特徴とする観出し専用メモリ。

#### 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は読出し専用メモリに関し、等にチャブ 選択モードとチャブ非選択モードとを有しアドレ ス多重化方式を用いる説出し専用メモリに関する。 〔従来の技術〕

就出し専用メモリ(以下ROMという)だかい て、アドレス信号入力強子の数を減ら寸ためだア ドレス多重化方式を用いることがある。また、最近は一つのCPUが複数のBUMを使用することが多くなっているので、そのうちの一つをチップ 選択信号で選択できるように、チップ選択モード とテップ非選択モードをチップ選択信号で切答え ちれるようにしたBOMがある。

従来のかかるROMはアドレス信号入力処子と チップ選択信号入力端子とを別個にもっていた。 〔発明が解決しようとする問題点〕

複数のBOMを使用するCPUにとって、チャプ選択信号をROMのナドレス信号と一体にして扱うことができれば、両信号のビット数の和のピット数をもつ一つのアドレス信号で複数のBOMを一体にして使用できるが、従来のBOMは両世号を別の強子から入力するので両信号入力額の妥化方式を用いて増子数を減少しようとするにもかかわらず、チャプ選択信号入力増子としての増子数はそのままである。

以上世明したように、チップ選択モードとチッ

プ非選択モードとを有しアドレス多重化方式を用いる従来のROMは、テップ選択信号をアドレス信号と一体にして扱うのに不便であるという欠点があり、また端子数がチップ選択信号入力端子に関しては従来のままであるという欠点がある。

本発明の目的は、上配欠点を解決してチップ選択信号をアドレス信号と一体にして入力するととができ、かつ端子数の少いROMを提供することにある。

# (問題点を解決するための手段)

本発明の試出し専用メモリは、チップ選択モードとチップ非選択モードとを有しアドレス多重化 方式を用いる配出し専用メモリにおいて、アドレス信号入力端子をチップ選択信号入力端子に共用 して構成される。

#### (実施病)

以下、図面を参照して本苑明について詳細に説明する。

第1 図は、本発明の一実施例の動作を説明する ための説明図である。

- ンが一致すればとの実施例はチップ選択モードとなり、一致しなければチップ非選択モードとなる。

## (発明の効果)・

以上詳細化説明したように、本発明のROMはアドレス信号入力媒子をチャブ選択信号入力媒子をチャブ選択信号入力媒子を用いるので、データパスから下レス信号を出てアドレス信号を一本に扱うをという効果があり、さらに増子をした力が表があり、さらに増子をしているという効果がある。

## 4. 図面の簡単な説明

第1回は、本発明の一実施例の動作を説明する ための説明図である。

1 ······ケース、I。~ I, ······ 雄子。 代理人 弁理士 内 原 音 との実施例は、256Kワード×8ビットの配 世容量をもつROMであり、アドレス信号かよび チップ選択信号を入力する8本の婚子I。~I, をもっている。

 $256 \times 1024 = 2^{18}$  だからアドレス信号は18 ビットとなり、これを( $A_{17}$   $A_{18}$  …… $A_{1}$   $A_{0}$ ) と扱す。テップ選択信号は一例として3 ビットであるとし、これを( $CS_{1}$  ·  $CS_{2}$  ·  $CS_{3}$  ) と扱す。

アドレス信号(A<sub>17</sub> A<sub>14</sub> …… A<sub>1</sub> A<sub>0</sub>)を、Bビットのパス(図示していない)を介して紹子 I<sub>0</sub>~I<sub>7</sub>から、第1図に図示するようにタイミングt<sub>0</sub>·t<sub>1</sub>·t<sub>2</sub> の3回に分けて入力する。チップ選択信号(C<sub>81</sub>·C<sub>81</sub>·C<sub>81</sub>)は、アドレス信号(A<sub>17</sub> A<sub>14</sub> …… A<sub>1</sub> A<sub>0</sub>)の数上位桁のさらに上の桁に対応するものとして、タイミングt<sub>2</sub> に増子I<sub>2</sub>~I<sub>4</sub> から入力される。内蔵するチップ選択信号パターンに、入力したチップ選択信号パターンに、入力したチップ選択信号パターンに、入力したまツイミングt<sub>2</sub> に増子I<sub>2</sub>~I<sub>4</sub> から入力した信号のパタ

tz				CS3	CS2	CSI	A12	A16
t1	A 15	A 14	A 13	A 12	A11	A10	A 9	A8
to	A 7	A 6	A5	AA	A 3	A2	AI	AO
1	' ' '	ו ו	' I	1	. 1	i		
كمرز	17	16	15	14	I3	12	1,	lo
			_					

1:5-2

Io~I7: 端子

(A17 Au-.... A1 A0): アドレス信号 (CS3・CS2・CS1): ナッフ・選択信号

to~t2:タイミング

**第1** 図